本书分为两大部分: 第一部分以理论知识为主, 介绍硬件描述语言 (VHDL) 的程序框架及组成、数据类型、数据对象、主要描述语句、语言属性和构造体描述风格, 着重于可综合门级电路、使用频率较高的描述语句的学习应用 ; 第二部分围绕数字电路的设计验证展开论述, 主要介绍组合和时序逻辑电路设计、状态机设计验证、典型IP核的设计验证以及FPGA最小系统应用设计。